

## MEMORY CONTROL SYSTEM


**Patent number:** JP1068853  
**Publication date:** 1989-03-14  
**Inventor:** KANEKO TADASHI others: 01  
**Applicant:** FUJITSU LTD  
**Classification:**  
 - international: G06F12/06  
 - european:  
**Application number:** JP19870227020 19870910  
**Priority number(s):**

Report a data error here

### Abstract of JP1068853

**PURPOSE:**To shorten the queuing time of a CPU, by checking the start of write at every stage of interleave and starting the read data transfer report to the CPU and a read data holding means after confirming that the stage is idle.

**CONSTITUTION:**An interleave control part 11 is provided with a read data holding means 13 where read data from memory banks 1-4 is held and a control means 12, and this control means checks the start of write it every stage of interleave and starts the read data transfer report to CPUs 5-8 and a read data holding means 13 after confirming that the stage is idle. Thus, when overlapping between transfer of read data and that of write data is forecasted, read data is held in the read data holding means 13 and its transfer can be delayed with one stage as the unit, and the queuing time of CPUs 5-8 is shortened as much as possible.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

## ⑫ 公開特許公報(A)

昭64-68853

⑬ Int.Cl.<sup>4</sup>  
G 06 F 12/06

識別記号

庁内整理番号  
Q-8841-5B

⑭ 公開 昭和64年(1989)3月14日

審査請求 未請求 発明の数 1 (全7頁)

⑮ 発明の名称 メモリ制御方式

⑯ 特 願 昭62-227020

⑰ 出 願 昭62(1987)9月10日

⑱ 発 明 者 金 古 正 神奈川県川崎市中原区上小田中1015番地 富士通株式会社  
内⑲ 発 明 者 須 藤 清 神奈川県川崎市中原区上小田中1015番地 富士通株式会社  
内

⑳ 出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

㉑ 代 理 人 弁理士 井 桁 貞一

## 明 細 書

## 1. 発明の名称

メモリ制御方式

## 2. 特許請求の範囲

(1) 記憶部の各メモリバンク(1~4)に対するプロセッサ(5~8)からの並列アクセスを処理するインタリーブ制御部(11)を備えたメモリ制御方式において、

メモリバンク(1~4)からのリードデータを保持するリードデータ保持手段(13)と、

インタリーブの各ステージ毎にライトの起動をチェックし、ステージが空いていることを確認したのちにプロセッサ(5~8)へのリードデータ転送通知及び前記リードデータ保持手段(13)の起動を行う制御手段(12)とを、

インタリーブ制御部(11)が備えることを特徴とするメモリ制御方式。

(2) 各プロセッサ(5~8)の優先度をインタリーブ制御よりも優先させるプロセッサ優先度処理部(15)を備えたことを特徴とする特許請求の

範囲第1項に記載のメモリ制御方式。

## 3. 発明の詳細な説明

(概 要)

本発明は、インタリーブ制御を行うデータ処理装置において、データの書込みと読出しとを同一のデータベースで行うメモリ制御方式に関し、

プロセッサ(以下、CPUと呼称する)の待ち時間を可能な限り短縮し、高速かつ効率的な処理を実行することを目的とし、

メモリバンクからのリードデータを保持するリードデータ保持手段と、インタリーブの各ステージ毎にライトの起動をチェックし、ステージが空いていることを確認したのちにCPUへのリードデータ転送通知及び前記リードデータ保持手段の起動を行う制御手段とを、インタリーブ制御部が備えるように構成する。

(産業上の利用分野)

本発明は、少なくとも1個以上のCPUと複数

個のバンクに分割されたメモリで構成され、インタリブ制御を行うデータ処理装置のメモリ制御方式に関し、特に、データの書き込みと読出しとを同一のデータバスにより時分割で行うメモリ制御方式に関する。

データ処理装置の主記憶等で、アクセスを高速化するため、メモリを複数のバンクに区分して、それらのメモリバンクに並列アクセスを行う方法が行われている。メモリ内のアドレスが連続しているとアクセスはシリアルになるので、アドレスの下位ビットをふり分けてメモリを区分したものがメモリバンクで、それらの並列アクセスを管理するために、交互処理を行うインタリブ制御部が介設されるのが普通である。

#### 〔従来の技術〕

通常、メモリバンクに対するアクセスラインはCPUが複数であっても、1本のアドレスバスと1本のデータバスとで形成されていて、その1本のアドレスバスをインタリブ制御部が制御して

いる。

第5図は、従来のメモリ制御方式の一例を示す構成図である。第5図において、記憶部は4個のメモリバンク1～4で構成され、これらを4個のCPU5～8が使用するようにになっている。記憶部とCPU側との間は、1本のアドレスバス9と1本のデータバス10で接続されていて、それらのバスはメモリバンク1～4及びCPU5～8に並列に分岐接続されている。インタリブ制御部11はアドレスバス9上に配設されていて、アドレス信号と制御信号とを管理する。

上記のようなインタリブ制御方式では、本質的にデータバス10が1本なので、メモリバンクからCPUへのリードデータの転送とCPUからメモリバンクへのライトデータの転送とが重なる場合、いずれかのアクセスの起動を延期させなければならない。メモリとしては、読出しはリードストロブを受信すると直ちにデータをバスに乗せることができるが、書き込みはクロックと同期したサイクルで行わなければならないので、一般的

3

なインタリブ制御では、リードデータの転送とライトデータの転送が重なりと予想される場合、リードデータを優先させるようになっている。

#### 〔発明が解決しようとする問題点〕

しかし、上記従来の方式では、ライトデータの転送が大幅に待たされることがあり、処理全体も極めて緩慢になる可能性がある。

第6図は、従来のインタリブ制御の一例を示すタイミングチャートである。1サイクルとは、連続するリード/ライト周期動作の開始点間の最少時間間隔で、第6図においては、これをメモリバンクの数に対応する4つのステージに区切って各動作を処理するようになっている。但し、インタリブ制御部からメモリバンクにアクセスする際、書き込みの場合は次のステージで直ちにライトストロブ信号を起動できるが、読出しの場合はアドレスの指定等で、少なくとも3ステージ目でなければリードストロブ信号を起動できない。その結果、第6図に示すように、第1サイクルの

4

初頭にCPU1及びCPU2からリードが起動されると、それらは第1ステージ(S1)及び第2ステージ(S2)に受付処理され、3ステージ後の第4ステージ(S4)及び第2サイクルの第1ステージ(S1')でメモリバンクからそれぞれのデータを読み出されるが、同じ第1サイクル内にCPU3及びCPU4からライトが起動されたとしても、データバスをリードに優先させる設定に従って第2サイクルの第1ステージ(S1')以後になり、しかも書き込みはライトのサイクルに従うので、インタリブ制御部としては第2サイクルの第3ステージ(S3')と第4ステージ(S4')にライトストロブを起動し、それぞれ次のステージでデータをバスに乗せることになる。このように、従来の方式では、第1サイクルでCPU4の起動したライトが、何と第3サイクルに持越されるという事態も起り得るほどで、全体的な処理が極めて緩慢になる。

本発明は、このような問題点に鑑みて創案されたもので、CPU側の待ち時間を可能な限り短縮

し、高速かつ効率的な処理を実現するメモリ制御方式を提供することを目的としている。

#### (問題点を解決するための手段)

本発明において上記の問題点を解決するための手段は、CPUから記憶部の各メモリバンクに対する並列アクセスを処理するインタリーブ制御部を備えたメモリ制御方式において、メモリバンクからのリードデータを保持するリードデータ保持手段と、インタリーブの各ステージ毎にライトの起動をチェックし、ステージが空いていることを確認したのちにCPUへのリードデータ転送通知及び前記リードデータ保持手段の起動を行う制御手段とを、インタリーブ制御部が備えたメモリ制御方式によるものとする。但し、所要によっては、各CPUの優先度をインタリーブ制御よりも優先させるCPU優先度処理部を備えるものとする。

#### (作 用)

本発明では、インタリーブ制御部内の制御手段

が、各ステージ毎にライトの起動をチェックし、リードデータの転送とライトデータの転送が重なると予想される場合、読み出したリードデータをリードデータ保持手段で保持し、その転送を1ステージ単位で待たせることができるようにして、CPUの待ち時間を極力短縮するものである。

#### (実施例)

以下、図面を参照して、本発明の実施例を詳細に説明する。

第1図は、本発明を実施したメモリ制御方式の一例を示す構成図である。前記従来例と同様に、第1図においても、記憶部は4個のメモリバンク1～4で構成され、これらを4個のCPU5～8が使用するようになっていて、記憶部とCPU部との間にはインタリーブ制御部11が介設されている。インタリーブ制御部11は、制御手段12とリードデータ保持手段13とを内蔵している。

リードデータ保持手段13は、データバス10上に配設され、制御手段12からのクロック信号

7

により、メモリバンク1～4からインタリーブされて出力されるリードデータを先着順に保持し、同じく制御手段12からのドライブ信号により、保持しているリードデータを前記先着順にデータバス10に出力する。

制御手段12は、CPU5～8にライン9a及びライン9bで接続され、メモリバンク1～4にライン9cで接続されていて、各CPU5～8からライン9aで送られて来る制御信号、アドレス信号及びライトストロブ信号を受取り、その制御信号及びアドレス信号をライン9cで各メモリバンク1～4へ伝達し、逆に各CPU5～8へはライン9bでリードストロブ信号を通知する。ライトストロブ信号はCPUからメモリバンクへライトデータが転送されることを通知する信号であり、リードストロブ信号はリードを起動したCPUを識別する情報を含み、CPUへリードデータがデータバスに出力されていることを通知する信号である。また、制御手段12は、リードサイクルが起動される毎に、必要なステージで、

8

リードデータ保持手段13へクロック信号を出力し、メモリバンクからのリードデータを保持させると共に、CPUからのライトストロブ信号を受取って、下記の判断と動作を行う。

第2図は、上記実施例のインタリーブ制御部の動作手順を示すフローチャートである。第2図において、制御手段12は、まずフローの第1段で制御信号、アドレス信号及びライトストロブ信号を受取ると、現在のアクセスがリードであるかライトであるかチェックする。ライトであれば、次のステージでそのままメモリライトを開始し、ライトデータを受信して、2ステージ後にメモリ素子にデータを書込めばよい。

アクセスがリードの場合は、フローの第3段として、アドレス指定されたメモリのリードを次のステージで開始し、フローの第4段として、2ステージ後に、リードデータ保持部13にクロック信号を出力してメモリからのリードデータを保持させる。

ここで、制御手段12は1ステージ前にライト

ストロブを受信していないか起動をチェックしてフロー第5段の判断を行い、CPUからライトストロブがアサートされていなければ、リードデータの転送とライトデータの転送が同一ステージで重ならないものとして、フローは下方へ分岐し、3ステージ後、制御手段12はリードデータ保持部13にドライブ信号を出力し、かつCPUへリードストロブ信号を出力して、リードデータ保持部13に保持されているリードデータを以後の各ステージで先着順にCPUへ転送する。

前記フロー第5段の判断で、CPUからライトストロブがアサートされている場合、フローは右方へ分岐して、その間制御手段12はリードデータ保持部13にドライブ信号を出力せず、またCPUへもリードストロブ信号を出力せずに、リードデータ保持部13の内容をそのまま保持させて、データバス10によりライトデータを転送させ、ライトストロブがネゲートされてデータバス10が空くステージまで待ったのち、リードデータを先着順にCPUへ転送する。

11

後にはリードデータ保持部13に保持されるが、第3ステージ(S3)及び第4ステージ(S4)でライトストロブ信号が出力されているので、ドライブ信号とリードストロブ信号は、第2サイクルの第2ステージ(S2')及び第3ステージ(S3')まで待たされ、リードデータの転送は2ステージ分待たされる。しかし、従来リード又はライトが1サイクル(4ステージ)分待たされていたのに比較すると、処理は高速化されている。

ところで、あるCPUがライトを起動しようとしたとき、そのライトデータの転送とそれ以前に起動された別なCPUのリードデータの転送とが重なる場合に、本発明ではライトデータの転送が優先されるが、仮にリードを起動した方のCPUの優先順位がライトを起動したCPUの優先順位よりも高い場合がある。このような場合、CPUの優先度をインタリーブ制御よりも優先させるため、本実施例では、CPU5~8の上位にCPU優先度処理部15が配設されている。

13

第3図は上記のインタリーブ制御の一例を示すタイミングチャートで、サイクル及びステージの設定と、書き込み/読出しのタイミングは第6図の場合と同じである。

第3図(a)は連続リードのタイミングを示す図である。第1サイクルの第1ステージ(S1)でCPU1がリードサイクルを起動すると、制御手段12が2ステージ後にクロック信号を発生し、メモリバンクからのリードデータをリードデータ保持部13に保持させ、3ステージ後の第4ステージ(S4)にドライブ信号とリードストロブ信号を出力して、CPU1へリードデータを転送する。CPU2以下も同様にメモリリードする。

第3図(b)は連続ライトのタイミングを示す図である。各CPUは、ライト起動をかけたステージでライトストロブ信号を出力し、次のステージでライトデータを転送する。

第3図(c)は、ライトとリードとが混在するタイミングを示す図である。CPU1とCPU2の要求したリードデータは、それぞれ2ステージ

12

第4図は、本発明のアクセス権決定手順の一例を示すフローチャートである。第4図に示すように、まずCPU優先度処理部15が、CPUの優先順位に従って、アクセスを起動するCPUiを決定し、そのアクセスがリードであれば無条件にリードサイクルを起動させる。当該CPUiのアクセスがライトの場合、次ステージが他のCPUjのリードデータ転送のタイミングであるか、又はリードデータ転送を待っているCPUjが存在すれば、CPUiの優先順位をCPUjの優先順位と比較する。それ以外は、ライトサイクルを起動する。前記比較の結果、当該CPUiが優先度を有している場合も、ライトサイクルを起動する。比較の結果、次CPUjの優先順位が高い場合はライトサイクルの起動を1サイクル待機させる。即ち、インタリーブ制御によるCPUiのライト優先権よりもCPUjのCPU優先度を重視した決定となる。

14

(発明の効果)

以上述べたように、本発明によれば、CPU側の待ち時間を可能な限り短縮し、高速かつ効率的な処理を実現するメモリ制御方式を提供することができる。

14 ; ライトデータバッファ、

15 ; プロセッサ (CPU) 優先度処理部。

代理人 弁理士 井 桁 貞 一



#### 4. 図面の簡単な説明

第1図は本発明の一実施例の構成図、

第2図は本発明のフローチャート、

第3図は実施例のタイミングチャート、

第4図は本発明の別な実施例のフローチャート、

第5図は従来例の構成図、

第6図は従来例のタイミングチャートである。

1 ~ 4 ; メモリバンク、

5 ~ 8 ; プロセッサ (CPU)、

9 ; アドレスバス、

10 ; データバス、


11 ; インタリーブ制御部、

12 ; 制御手段、

13 ; リードデータ保持手段、


15

16




本発明の一実施例の構成図


第1図




本発明の一実施例のタイミングチャート




インテリブ制御部の手順のフローチャート 第2図



従来例の構成図  
第5図



従来例のタイミングチャート  
第6図



アクセス権決定手順のフローチャート  
第4図

BEST AVAILABLE COPY